Использование системы разработки VLSI Electric^TM

	Steven M. Rubin
	June 16, 2002
	Version 6.06

design example

VLSI - very large-scale integration (интеграция сверхвысокого уровня)

Содержание

Часть I: ВВЕДЕНИЕ 1: Добро пожаловать 2: Требования 3: UNIX инсталляция 4: Macintosh инсталляция 5: Windows инсталляция 6: Фундаментальные концепции 7: Дисплей 8: Мышка 9: Клавиатура 10: Пример топологии IC (Layout) 11: Пример схемы	Часть II: ОСНОВЫ РЕДАКТИРОВАНИЯ 1: Выбор 2: Создание цепи 3: Удаление цепи 4: Модификация цепи 5: Изменение размера 6: Изменение ориентации
Часть III: ИЕРАРХИЯ 1: Фасеты (Facets) 2: Создание и удаление фасет 3: Создание образцов 4: Исследование образцов 5: Перемещение вверх и вниз по иерархии 6: Экспорты 7: Информация фасета (Facet) 8: Реорганизация иерархии 9: Библиотеки 10: Копирование между библиотеками 11: Виды фасет (Facet Views) 12: Автоматическая генерация вида	Часть IV: ОТОБРАЖЕНИЕ 1: Введение в отображение 2: Окно сообщений 3: Создание и удаление окон редактирования 4: Масштабирование и панорамирование 5: Видимость слоев 6: Цвета 7: Сетки и выравнивание 8: Меню компонент 9: Печатная копия 10: Текстовые окна 11: 3D отображение
Часть V: СВОЙСТВА СОЕДИНЕНИЙ 1: Введение в дуги 2: Ограничения (Constraints) 3: Установки ограничений 4: Другие свойства дуг 5: Предоперделенные свойства дуг	Часть VI: РАСШИРЕННОЕ РЕДАКТИРОВАНИЕ 1: Создание копий 2: Предопределения создания 3: Опции 4: Создание массивов 5: Распространение схем 6: Замена схем 7: Управление откатом (Undo) 8: Текст 9: Сети 10: Редактирование контура (Outline Editing) 11: Управление проектом 12: Аварии (Emergencies)
Часть VII: ОКРУЖЕНИЕ РАЗРАБОТКИ 1: Технологии 2: Единицы 3: I/O спецификации 4: Технологии MOS 5: Технология MOSIS CMOS 6: Технология схематики (Schematic) 7: Технология Artwork 8: Технология FPGA 9: Технология Generic	Часть VIII: СОЗДАНИЕ НОВОГО ОКРУЖЕНИЯ 1: Введение в редактирование технологии 2: Конвертирование между технологиями и библиотеками 3: Иерархии библиотек технологии 4: Смешанная информация 5: Фасеты слоя (Layer Facets) 6: Информация специального слоя 7: Фасеты дуг (Arc Facets) 8: Фасеты узлов (Node Facets) 9: Как изменения технологии сказываются на существующих библиотеках 10: Примеры использования
Часть IX: ИНСТРУМЕНТЫ 1: Введение в инструменты 2: Проверка правил разработки (Design-Rule) 3: Проверка электрических правил 4: Симуляция 5: Разводка (Routing) 6: Проверка последовательности сети (NCC, LVS) 7: Генерация PLA 8: Генерация фрейма контактных площадок 9: Компилятор Silicon 10: Компилятор VHDL 11: Уплотнение 12: Логическая проба (Logical Effort)	Часть X: СИМУЛЯЦИЯ 1: Введение в симуляцию 2: Операции симуляции 3: Интерфейс VHDL (ALS) 4: Поведенческие модели (ALS) 5: Концепции симуляции (ALS) 6: Вентиль - Gate Entity (ALS) 7: Функция (ALS) 8: Модель (ALS) 9: Документирование спецификации - Netlist (ALS)
Часть XI: ИНТЕРПРЕТАТОРЫ ЯЗЫКОВ 1: Введение в интерпретаторы 2: Интерфейс Lisp 3: Интерфейс TCL 4: Интерфейс Java 5: Атрибуты интерпретатора	Часть XII: МЕНЮ СУММАРНО 1: Меню File (Файл) 2: Меню Edit (Редактировать) 3: Меню Facets 4: Меню Arc (Дуг) 5: Меню Export (Экспорт) 6: Меню View (Вид) 7: Меню Windows (Окна) 8: Меню Info (Информация) 9: Меню Technology (Технология) 10: Меню Tools (Инструменты)

Electric^TM is a trademark of Static Free Software .

Permission is granted to make and distribute verbatim copies of this manual provided the copyright notice and this permission notice are preserved on all copies.

Permission is granted to copy and distribute modified versions of this manual under the conditions for verbatim copying, provided also that they are labeled prominently as modified versions, that the authors' names and title from this version are unchanged (though subtitles and additional authors' names may be added), and that the entire resulting derived work is distributed under the terms of a permission notice identical to this one.

Permission is granted to copy and distribute translations of this manual into another language, under the above conditions for modified versions.